

(11)Publication number:

11-252125

(43) Date of publication of application: 17.09.1999

(51)Int.CI.

H04L 12/28 G06F 5/06 G06F 13/38 G06F 13/38

H04L 12/40

H04L 12/56

(21)Application number: 10-343358

(71)Applicant:

YAMAHA CORP

(22)Date of filing:

02.12.1998

(72)Inventor:

FUJIMORI JUNICHI

INAGAKI YOSHIHIRO

(30)Priority

Priority number: 09347234

Priority date: 02.12.1997


Priority country: JP

(54) INTERFACE DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To freely change the size of a buffer in accordance with an application and to efficiently transfer data by connecting the arbitrary number of interface chips to a control means and adjusting the increase/decrease of the number of interface chips.

SOLUTION: CPU 11 has a function operation as the running counter of 32 bits constitution, which counts the generated clock of a prescribed frequency ad it outputs time date corresponding to the count value. A chip control means 15 controls interface chips 16-18 for transmitting/receiving data with a serial bus 20. The interface chips 16-18 incorporate buffer registers which synchronously input/output-operate and they transfer/receive data with the serial bus 20 through the chip control means 15. The necessary number of channels can be transmitted by increasing the necessary number of connected interface chips 16-18.



LEGAL STATUS

[Date of request for examination]

07.12.1999

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of

rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平11-252125

(43)公開日 平成11年(1999)9月17日


(51) Int.Cl. ⁸	識別配号		FΙ			
H04L 12/28			H04L 11/	/00	310A	
G06F 5/06			G06F 5/	/06	С	
13/38	3 1 0		13/	/38	310Z	
	350				350	
H04L 12/40			H04L 11/	/00	310D	
		審査請求	未請求 請求項の	の数1 OI	(全 9 頁)	最終頁に続く
(21)出願番号	特願平10-343358		(71)出題人 (000004075		
				ヤマハ株式	会社	
(22)出顧日	平成10年(1998)12月2日	1	静岡県浜松	市中沢町10番1	号	
			(72)発明者	藤森 潤一		
(31)優先権主張番号	特顧平9-347234		1	静岡県浜松	市中沢町10番1	号 ヤマハ株式
(32)優先日	平 9 (1997)12月2日			会社内		
(33)優先権主張国	日本 (JP)		(72)発明者	稲垣 芳博		
			1	静岡県浜松市中沢町10番1号 ヤマハ株式		
				会社内		
			(74)代理人	弁理士 飯	家 義仁	

(54) 【発明の名称】 インターフェイス装置

(57)【要約】

【課題】 アプリケーションに応じて自由にバッファサイズを変更し、効率的にデータ転送を行なう。

【解決手段】 通信ネットワークを介して複数のノード間でデータパケットの送受信を行なうために、送信側及び受信側のノードの少なくとも一方で使用されるインターフェイス装置である。送信すべき又は受信したデータパケットをバッファするための所定容量の記憶手段を有する複数のインターフェイスチップと、前記各インターフェイスチップを制御し、前記通信ネットワークに対するデータパケットの送信又は該前記通信ネットワークからのデータパケットの受信を制御する制御手段とが設けられる。前記制御手段に対して接続する前記インターフェイスチップの数を増減調整することで、インターフェイス装置におけるトータルなバッファの規模が調整自在である。



【特許請求の範囲】

【請求項1】 通信ネットワークを介して複数のノード間でデータパケットの送受信を行なうために、送信側及び受信側のノードの少なくとも一方で使用されるインターフェイス装置であって、

送信すべき又は受信したデータパケットをバッファするための記憶手段を有するインターフェイスチップと、前記インターフェイスチップを制御し、前記通信ネットワークに対するデータパケットの送信又は該前記通信ネットワークからのデータパケットの受信を制御する制御手段とを具え、前記制御手段に対して任意の数の前記インターフェイスチップの数を増減調整することで全体的なバッファの規模が調整自在であることを特徴とするインターフェイス装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は、ディジタルオーディオデータなどのように所定周期で時系列的に変化するデータを通信ネットワークに対してパケット単位で送 20 受信するシステムで使用されるデータ通信用のインターフェイス装置に関する。

[0002]

【従来の技術】ネットワークを介したデータ伝送方式には、大別すると、同期方式と非同期方式とがある。一般に同期方式は、送信側と受信側との間を専用の同期信号線などを設け、それに同期するようにしてデータを伝送しているので、受信側は送信されてきたデータに基づいて元のデータを正確に再現することができる。従って、同期方式のデータ伝送方式は、受信側における情報の時間的位置の正確な再現が要求されるディジタルオーディオデータなどの伝送に適した方式である。しかし、別途同期信号線を設けたり、送受信間で同期をとるための構成が必要である。また、同期方式による通信中はそのためだけに回線が専用されるため、通信方式としての汎用性に欠けるという欠点があった。

【0003】これに対して、非同期方式は、専用の同期 信号線などを確保する必要がないため、パソコン通信な どのように文字データや静止画データを送信する場合な どに適している。しかしながら、非同期方式で採用して いるパケット送信では、データ本来の時間的な位置の情 報が欠落してしまうことになるので、ディジタルオーディオデータなどの伝送には適していない。

[0004]

【発明が解決しようとする課題】そこで、最近では各ノードが個別にクロック発振回路とそのクロックをカウントするクロックカウンタとを備え、送信側のノードがパケットデータの先頭にデータの時間的位置を示す時間データ(タイムスタンプ)を付与してネットワーク上にデータを伝送し、受信側のノードがその時間データと内部 50

のクロックカウンタのカウント値を比較し、両者が不一 致の場合にそのカウント値を時間データで補正し、補正 されたクロックカウンタのカウント値に基づいてデータ を順次再生するという擬似的な同期方式を採用するよう になった。このような擬似的な同期通信方式はアイソク ロナス転送方式といわれ、これを規定したものとして、

例えばIEEE1394がある。

【0005】すなわち、この擬似的同期方式では、各ノードのクロック発振回路が完璧に同じ周波数で発振するとは限らず、ある程度の誤差が存在することを認めた上で、その誤差によるずれを同期タイミング毎すなわち時間データを受信する毎にその時間データに合わせて、クロックカウンタのカウント値を修正するという手法を採用している。このような疑似的同期方式では、基本的にインターフェイス装置を構成するチップ内に1パケット分以上のデータを格納することのできるFIFOメモリを設け、パケット単位でデータの送受信を行っている。このFIFOメモリに対するパケットデータのアクセスはCPU又は周辺のI/O回路が行う。従って、FIFOメモリのサイズはアプリケーションに応じた最適なサイズのものが適宜選択されなければならない。

【0006】しかしながら、従来は、チップの汎用性を 優先するあまり、必要以上のサイズのFIFOメモリを 割り当てており、FIFOメモリを無駄に使用している という問題があった。逆に、ディジタルオーディオ機器 の接続チャンネル数を増やしたい場合に、FIFOメモ リのサイズが小さく、それがネックとなって、チャンネ ル数を増加することができないという問題もあった。こ の発明は上述の点に鑑みてなされたもので、アプリケー ションに応じて自由にバッファのサイズを変更し、効率 的にデータ転送を行うことのできるインターフェイス装 置を提供するものである。

[0007]

【課題を解決するための手段】この発明に係るインターフェイス装置は、通信ネットワークを介して複数のノード間でデータパケットの送受信を行なうために、送信側及び受信側のノードの少なくとも一方で使用されるインターフェイス装置であって、送信すべき又は受信したデータパケットをバッファするための記憶手段を有するインターフェイスチップと、前記インターフェイスチップを制御し、前記通信ネットワークからのデータパケットの受信を制御する制御手段とを具え、前記制御手段に対して任意の数の前記インターフェイスチップを接続し、該インターフェイスチップの数を増減調整することで全体的なバッファの規模が調整自在であることを特徴とするものである。

【0008】これにより、ユーザーは、応用目的に応じてインターフェイスチップの数を適宜増加又は減少する) ことで、無駄のないインターフェイス装置を構成するこ

とができる。例えば、ディジタルオーディオのような髙 速で大きな容量のデータを複数チャンネル送受信する場 合には、比較的大きな記憶容量の記憶部を持つインター フェイスチップを必要な数だけ複数個接続し、これによ って、インターフェィス装置におけるトータルなバッフ アの容量を見掛け上大きくすることができ、オーディオ データなどの大きな容量のデータを複数チャンネル送受 信することができるようになる。一方、MIDIデータ のように比較的低速で小さな容量のデータを複数チャン ネル分送受信する場合には、比較的小さな記憶容量の記 10 憶部を持つインターフェイスチップを必要な数だけ接続 することによって対応することができる。また、ディジ タルオーディオのような大きなデータとMIDIデータ のような小さなデータの両方を複数チャンネル分送受信 する場合には、比較的大きな記憶容量の記憶部を持つイ ンターフェイスチップと比較的小さな記憶容量の記憶部 を持つインターフェイスチップをそれぞれ必要な数だけ 接続することによって対応することができる。

【0009】なお、インターフェイスチップ内のバッフ ァ用記憶手段の持つ容量に応じてどれだけの個数のイン ターフェイスチップを接続すればよいかを適宜決定すれ ばよい。また、複数のインターフェイスチップのどれを 用いて送信又は受信するかをデータ毎に割り当てること によって、複数の異なる種類のデータの送受信を行うこ とができる。さらに、大きさの異なるバッファ(つまり 異なる記憶容量の記憶手段)を含むインターフェイスチ ップを複数個接続して、それぞれの種類のデータの送受 信に最適な構成のインターフェイスチップ群を構成する ようにしてもよい。

【0010】このインターフェイス装置は、アイソクロ ナス転送方式のように、それぞれ非同期で動作する複数 のノードが接続された通信ネットワーク上で、前記複数 のノードの中のある1つのノードが基準信号を前記通信 ネットワーク上に送信し、前記複数のノードの中の他の 1 つのノードが前記基準信号に対する経過時間を示すタ イムデータと共に時系列的な配列を有する複数のアプリ ケーションに対応したデータパケットの複数を送信する ことによって、前記複数のノード間で前記データパケッ トの同期通信が行えるように構成されたデータ伝送方式 において好適に用いることができる。通信ネットワーク 40 に接続された複数のノードの中の1つが送信ノードとな り、他の1つが受信ノードとして動作する場合、送信ノ ードは複数のデータパケットを通信ネットワーク上に送 信し、そのデータパケットを受信ノードが受信すること によって、通信ネットワーク上でデータの送受信が行わ れる。このような通信ネットワーク上では、ディジタル オーディオのような高速で大きな容量のデータを複数チ ャンネル送信する場合や、MIDIデータのように比較 的低速で小さな容量のデータを複数チャンネル送信する

に接続する。これによって、見かけ上の送受信用バッフ アの容量を大きくすることができ、オーディオデータな どの大きな容量のデータを複数チャンネル送信すること ができるようになる。また、MIDIデータのように比 較的低速で小さな容量のデータを複数チャンネル分送信 する場合には、カスケードに接続するインターフェイス チップの個数を少なくすることによって対応することが できる。

[0011]

【発明の実施の形態】以下、添付図面を参照して、この 発明の実施の形態を詳細に説明する。図1はこの発明に 係るインターフェイス装置を内蔵した送受信ノードの一 例を示すプロック図である。図2は図1の送受信ノード 間で伝送されるデータの構成例を示す図である。なお、 この明細書中では、前述のIEEE1394の通信方式 に従ってデータ伝送が行われる場合について説明する。 図1には、IEEE1394のシリアルバス20に接続 された1つの送受信ノードが示されているが、実際はこ れ以外にも送信だけを行う送信ノード、受信だけを行う 受信ノードなどのあらゆる種類のものがシリアルバス2 0を介して複数個接続されていてよい。この実施の形態 では、シリアルバス20上の他のノードが図2のような ノーマルサイクルピリオド125μsecの同期信号 (cycle sync) に対応したサイクルスタート パケット信号を順次出力している場合において、図1の 送受信ノードが図2のようなデータ列の送受信をシリア スバス20との間で行う場合について説明する。

【0012】図1の送受信ノードは、図示していない内 蔵の水晶発振器によって生成された所定周波数(例え ば、周波数24.576MHz (周期約40nse c))のクロックに応じて動作するCPU11を有し、 このCPU11とROM12とRAM13とからなるマ イクロコンピュータシステムによって所定のサンプリン グ周期Tの時系列的な配列を持つ複数のデータを順次生 成し、そのデータをチップ制御手段15及びインターフ ェイスチップ16~18によって、シリアルバス20上 に出力したり、シリアルバス20上から取り込んだりす る。なお、チップ制御手段15及びインターフェイスチ ップ16~18に対するデータ転送はDMAC (Dir ect Memory Access Contro 11er) 14によって行われる。また、チップ制御手 段15及びインターフェイスチップ16~18はそれぞ れ内部バス10によって接続されている。CPU11、 ROM12、RAM13、DMAC14、チップ制御手 段15、インターフェイスチップ16~18はそれぞれ CPUバス19を介して接続されている。また、各イン ターフェイスチップ16~18はスタート入力端子ST ART IN1~START IN3及びスタート出力 端子START_OUT1~START OUT3を介 場合には、インターフェイスチップを複数個カスケード 50 してカスケードに接続されている。例えば、図1の送受

信ノードがCD (コンパクトディスク) プレーヤーのようなオーディオ再生装置に含まれる場合には、再生されたディジタルオーディオ信号のサンプルデータがシリアルバスに出力される。また、送受信ノードが楽音サンプルデータをリアルタイムで合成する楽音合成装置のようなものに含まれる場合には合成された楽音波形の順次サンプルデータが出力される。なお、送受信ノードから出力されるデータのサンプリング周期Tは、そのデータソースに応じて、適宜可変されるようになっている。

【0013】CPU11は、図示してない水晶発振器に よって生成された所定周波数のクロックをカウントする 32ビット構成のランニングカウンタとして動作する機 能を有し、そのカウント値に応じたタイムスタンプデー タすなわち時間データを出力する。チップ制御手段15 は、シリアルバス20との間でデータの送受信を行うた めにインターフェイスチップ16~18を制御する。イ ンターフェイスチップ16~18は非同期で入出力動作 するバッファレジスタを内蔵しており、チップ制御手段 15を介してシリアスバス20との間でデータの送受信 を行う。このバッファレジスタにFIFOメモリを使用 する。チップ制御手段15は、所定の送信割り込み周期 (前述の他の送受信ノードの出力する同期信号 (сус 1 e sync))に同期してインターフェイスチップ 16~18に一時的に記憶してあるデータを基にして図 2のような1アイソクロノスサイクル(isochro nous cycle) に相当するデータ列9 (以下 「サイクルパケット列」とする)を構成し、シリアルバ ス20との間でデータの送受信を行う。

【0014】サイクルパケット列9は図2に示すように、サイクルスタートパケット91と同期データパケット群92と非同期データパケット群93とから構成される。サイクルスタートパケット91は、32ビットで構成され、その上位20ビットがそのサイクルパケット列9のサイクルタイミングを示すデータであり、下位12ビットは、そのサイクルパケット列9が通信ネットワーク上の同期信号(cycle sync)からどれだけの時間遅れで送信されたのかを示すサイクルスタートデータXを示すデータである。このサイクルスタートデットに含まれる時間データを用いて、アイソクロナス転送方式で知られているように、当該ノードのランニングカウンタ(CPU11)のカウント値をセットし、全ノードでの時間基準を共通化するようになっている。

【0015】同期データパケット群92は擬似同期信号処理の対象となる複数P個のパケットデータで構成されている。図では、一例としてチャンネル1からチャンネル8までの8個の送信用同期データパケットと、他のノードから送られてきた3種類の受信用同期データパケットが示されている。この同期データパケットの数Pは任意に設定可能である。各同期データパケットは所定数Q個のデータと、その中のいずれか1つ(この実施の形態50

6
では、最初のデータ)の時間位置を示すタイムスタンプデータとからなるグループを複数個有する。この実施の形態では、4個のデータと、1個のタイムスタンプで1つのグループが構成される。すなわち、図では、4個のデータD1~D4、D5~D8に対して1個のタイムスタンプデータT1、T2がそれぞれ設けられている。タイムスタンプデータT1は最初のデータD1の時間位置を、タイムスタンプデータT2はデータD5の時間位置をそれぞれ示す。従って、各同期データパケットは(Q+1)個のデータグループの整数倍で構成される。なお、ディジタルオーディオデータを通信する関係上、データがQ個に満たなくても送信する場合があるがこれについては説明を省略する。非同期データパケット群93は非同期信号処理の対象となる複数R個のパケットデー

タで構成される。図では一例としてパケットB及びパケ

ットCの2個のパケットデータが示されている。なお、

非同期データパケットは存在していなくてもよい。

【0016】チップ制御手段15は、最後のインターフェイスチップ18の出力端子START_OUT3から出力される信号を入力する端子ENDと、各インターフェイスチップ16~18の出力端子TxREQ1~TxREQ3から出力されるアクティブローの送信可能信号Txを入力する端子TxREQ0を有する。また、チップ制御手段15は、アクティブローの受信可能信号Rxを各インターフェイスチップ16~18の入力端子RxSTB1~RxSTB3に出力する端子RxSTB0と、スタート信号をインターフェイスチップ16の端子RxSTB1に出力する端子RxSTB0と、動作クロック信号ECLKを各インターフェイスチップ16~18の端子ECLK1~ECLK3に出力する端子ECLK0とを有する。

【0017】各インターフェイスチップ16~18は、 動作クロック信号ECLKを入力するクロック端子EC LK1~ECLK3と、スタート信号STARTを入力 するスタート入力端子START_IN1~START __IN3と、受信可能信号Rxを入力する受信可能信号 入力端子RxSTB1~RxSTB3と、送信可能信号 Txを出力する送信可能信号出力端子TxREQ1~T xREQ3と、スタート信号STARTを出力するスタ ート出力端子START_OUT1~START_OU T3とを有する。なお、インターフェイスチップ16~ 18は、スタート信号STARTに関してはデジーチェ ーン接続になっており、スタート信号STARTが順送 りに各インターフェイスチップ16~18を伝達するよ うになっている。なお、例えば、各インターフェイスチ ップ16~18では、1チャンネル分の同期データパケ ットの送信及び/又は受信処理が可能であるとする。

【0018】図3はディジタルオーディオ信号(典型的にはPCM波形サンプルデータ)の送受信に適したインターフェイスチップの一例を示す図である。このインタ

7 ーフェイスチップは取り込み制御回路31と出力制御回

路32とアイソクロナス受信バッファ33とアイソクロ

ナス送信バッファ34とDSP35とから構成される。

取り込み制御回路31はチップ制御手段15からローレ

ベルの受信可能信号RXSTBを入力すると、内部バス 10からパケットデータを取り込み、そのパケットデー タをヘッダ部とデータ部に分離し、ヘッダ部の情報から 判断して受信すべきデータの場合には、そのデータ部を アイソクロナス受信バッファ33に転送し、受信すべき データでない場合には無視する。一方、出力制御回路3 2は、アイソクロナス送信バッファ34に送信すべきデ ータが格納されている状態でスタート入力端子STAR T_INにスタート信号STARTを入力した場合に、 送信バッファ34に格納されているデータにヘッダ部の 情報を付加して内部バス10に送出する。このデータは 該内部バス10を介してチップ制御手段15から外部に 向けて送信される。出力制御回路32は、送信バッファ 34内のデータの最後の送出タイミングでスタート出力 端子START OUTから次のインターフェイスチッ プに対してスタート信号STARTを出力する。DSP 35はアイソクロナス受信バッファ32及びアイソクロ ナス送信バッファ33とCPUバス19 (図1) との間 で、送信すべき/又は受信したディジタルオーディオ信 号のデータのやりとりを行う。前述の通り、各バッファ 33、34はFIFOメモリからなる。このFIFOメ モリの容量は1チャンネル分の同期データパケットに対 応するものであればよい。DSP35を設けずに、各バ ッファ33、34をCPUバス19に接続してもよい。 【0019】図4はMIDI信号の送受信に適したイン ターフェイスチップの一例を示す図である。このインタ ーフェイスチップは取り込み制御回路41と出力制御回 路42とアイソクロナス受信バッファ43とアイソクロ ナス送信バッファ44とパラレルーシリアル変換器45 とシリアルーパラレル変換器46とから構成される。取 り込み制御回路41及び出力制御回路42は図3のもの と同じである。なお、MIDI信号はIEEE1394 の通信速度に比べると比較的低速なので、特別なアイソ クロナス受信バッファ43及びアイソクロナス送信バッ ファ44は、存在しなくてもよいが、タイミング合わせ 及びデータ展開のためにある程度の容量のバッファを用 いるのが望ましい。なお、存在しなくてもよいので、図 ではアイソクロナス受信バッファ43及びアイソクロナ ス送信バッファ44を点線で表示してある。パラレルー シリアル変換器45はアイソクロナス受信バッファ43 に格納されているパラレルのMIDIデータをシリアル に変換してCPUバス19に送出する。シリアルーパラ レル変換器46はCPUバス19 (図1) から取り込ま れるシリアルのMIDIデータをパラレルデータに変換 して、アイソクロナス送信バッファ44に出力する。な お、特別なアイソクロナス受信バッファ43及びアイソ クロナス送信バッファ44を設けない場合であっても、パラレルーシリアル変換器45及びシリアルーパラレル変換器46内に含まれるれレジスタ手段がバッファとして機能していることになる。

8

【0020】図3及び図4に示すようなディジタルオーディオ信号の送受信に適したインターフェイスチップやMIDI信号の送受信に適したインターフェイスチップを適宜組み合わせることによって、図2のようなサイクルパケット列のデータを送受信することができるようになる。

【0021】次に図5のタイミングチャートを用いて、 図1のインターフェイス装置の動作を説明する。まず、 図5において、各インターフェイスチップ16及び17 のアイソクロナス送信バッファには、通信ネットワーク のシリアスバス20上にデータTx10及びTx20を 送信するために、予めデータTx10及びデータTx2 0が書き込まれている。そして、サイクルスタートデー タの入力に応じてこれらのデータTx10及びTx20 を送信するように動作する。ここで、図5のTxREQ 0-3の欄に示すように、送信ノードの機能を有するイ ンターフェイスチップ16~18の出力端子TxREQ 1~TxREQ3からはアクティブローの送信可能信号 Txがチップ制御手段15の入力端子TxREQ0に与 えられている。この状態で通信ネットワークのシリアル バス20上にサイクルスタートデータCycle st art10が送出されると、チップ制御手段15はシリ アルバス20上のサイクルスタートデータCycle start10を取り込み、図5のED欄に示すよう に、それをパラレルデータCycle start11 としてCPU11に出力すると共にアクティブローの受 信可能信号Rxを端子RxSTBOから各インターフェ イスチップ16~18の入力端子RxSTB1~RxS TB3に出力する。この信号Rxの状態は図5のRxS TB0-3の欄に示されている。この信号Rxがローの とき受信モードであり、従って、ハイのとき送信可能で ある。

【0022】CPU11では、前述のように、このサイクルスタート信号Cycle start11を受信して、内部のランニングカウンタの値をその時間データに合わせる。また、サイクルスタート信号Cycle start10の受信に応じてパラレルのサイクルスタート信号Cycle start11を生成すると、チップ制御手段15は図5に示すようにスタート信号STARTを出力し、最初のインターフェイスチップ16のスタート信号入力端子START IN1に入力する。このスタート信号入力端子START IN1に入力する。このスタート信号入力端子START IN1へのスタート信号STARTの入力に応じて、インターフェイスチップ16の出力制御回路32(又は42)(図3又は図4)はアイソクロナス送信バッファ34(又は44)

50 (図3又は図4) 内のデータTx10にヘッダ部を付加

して、内部バス10に送出する。チップ制御手段15は 内部バス10上のデータ $T \times 10$ を受信し、それをシリ アルのデータ $T \times 11$ に変換して、通信ネットワーク上 のシリアルバス20に出力する。

【0023】インターフェイスチップ16の出力制御回路32(又は42)(図3又は図4)はデータTx10の送信が終了した時点で、スタート出力端子START

OUT 1 からスタート信号を出力し、次のインターフ ェイスチップ17のスタート入力端子START__IN 2に与える。インターフェイスチップ17では、スター 10 ト入力端子START IN2からスタート信号を入力 すると、前述と同様に、その出力制御回路32(又は4 2) (図3又は図4) がデータ送信処理を行なう。すな わち、そのアイソクロナス送信バッファ34(又は4 4) (図3又は図4) 内のデータTx20にヘッダ部を 付加して、内部バス10に送出する。チップ制御手段1 5は内部バス10上のデータTx20を受信し、それを シリアルのデータTx21に変換して、通信ネットワー ク上のシリアルバス20に送信する。なお、スタート出 力端子START OUT 2から次のインターフェイス 20 チップ18のスタート入力端子START IN3に対 してもスタート信号が出力されるが、この例ではインタ ーフェイスチップ18の送信バッファ(34又は44) 内には送信すべきデータは存在しないので、インターフ ェイスチップ18のスタート出力端子START_OU T3から即座にスタート信号が出力され、チップ制御手 段15のエンド端子ENDに与えられる。チップ制御手 段15はエンド端子ENDにスタート信号が戻ってきた ことを確認すると、このアイソクロナスタイミングにお けるデータ送信を終了する。

【0024】なお、チップ制御手段15は、各インター フェイスチップ16~18から与えられたデータを通信 ネットワーク上のシリアルバス20を介して通信ネット ワーク上に送信するに際して、各インターフェイスチッ プ16~18から与えられる各データ毎に別々のアイソ クロナスチャンネルで送信するようにしてもよいし、あ るいは複数のインターフェイスチップ16~18から与 えられるデータを1プロックにまとめて1つのアイソク ロナスチャンネルで送信するようにしてもよい。例え ば、チップ制御手段15は、上述のように各インターフ ェイスチップ16~18がデータ送信処理を行なう毎 に、別々のアイソクロナスチャンネルで、各インターフ ェイスチップ16~18から送出されてきたデータを通 信ネットワーク上のシリアルバス20に出力するように してよい。若しくは、チップ制御手段15は、上述のよ うに各インターフェイスチップ16~18がデータ送信 処理を行なっても、エンド端子ENDにスタート信号が 戻ってきたことを確認するまでは各インターフェイスチ ップ16~18から送出されてきたデータを通信ネット

10

ENDにスタート信号が戻ってきたことを確認してから各インターフェイスチップ16~18から送出されてきたデータを1つのアイソクロナスチャンネルに対応するものとしてグループ化して通信ネットワーク上のシリアルバス20に出力するようにしてもよい。これにより、例えば、オーディオデータを右チャンネル、左チャンネル、中央チャンネルの3オーディオチャンネルで伝送する場合に、各オーディオチャンネルを割り当てて該オーディオデータを送信するようにすることもできるし、あるいは、各オーディオチャンネルを割り当てて該オーディオデータを送信するようにすることもできる。

【0025】図5の動作例説明に戻ると、データ送信処 理の後、通信ネットワークのシリアルバス20上に他の ノードから同期データパケットRx10が送出される と、チップ制御手段15はその同期データパケットRx 10をパラレルのデータRx11に変換して内部バス1 0に出力すると共に受信可能信号Rxを各インターフェ イスチップ16~18の入力端子RxSTB1~RxS TB3に出力する。各インターフェイスチップ16~1 8では、取り込み入力RxSTB1~RxSTB3を介 して受信可能信号Rxが与えられると、バス10のデー タを取り込み制御回路31又は41 (図3又は図4) に 取り込む。取り込み制御回路31又は41では、バス1 0を介して取り込んだパケットデータをヘッダ部とデー 夕部とに分離し、ヘッダ部により示される情報に従って 該パケットデータが当該インターフェイスチップ16~ 18で受信すべきデータであるか否かを判定する。受信 すべきと判定した場合は、該パケットデータのデータ部 を受信バッファ33又は43 (図3又は図4) にロード する。

【0026】なお、受信に際しては、通信ネットワークのシリアルバス20を介して伝送されてくる個々のアイソクロナスチャンネルのデータを別々のインターフェイスチップ16~18の受信バッファに格納するようにしてもよいし、あるいは、1つのアイソクロナスチャンネルで受信したデータを複数のデータグループに分けてそれぞれを別々のインターフェイスチップ16~18の受信バッファに格納するようにしてもよい。例えば、受信した同期パケットデータのデータ部が複数のインターフェイスチップ16~18でそれぞれ受信されるべき複数のデータグループからなっている場合は、各インターフェイスチップ16~18は、該同期パケットデータのデータ部に含まれる所定のデータを選択的に自己の受信バッファ33又は43(図3又は図4)にロードする。

処理を行なっても、エンド端子ENDにスタート信号が 【0027】更に一例を示すと、各パケットデータのへ 戻ってきたことを確認するまでは各インターフェイスチ ッダ部には、データ部に格納されているデータの種別を ップ16~18から送出されてきたデータを通信ネット 示す情報として、当該パケットのチャンネルを示す情報 ワーク上のシリアルバス20に出力せずに、エンド端子 50 を含んでいる。前述のように、各インターフェイスチッ

プ16~18は個々のチャンネルに対応して設けられて おり、受信したパケットデータのヘッダ部に含まれるチ ャンネル情報に従って、対応するいずれかのインターフ ェイスチップ16~18の受信バッファ33又は43に 該パケットデータのデータ部がロードされる。なお、チ ャンネルの種類にはオーディオチャンネルとMIDIチ ャンネルとがあり、取り込み制御回路31又は41 (図 3又は図4)ではこのオーディオチャンネルとMIDI チャンネルの区別も行ない、オーディオチャンネルのチ ャンネル情報を持つデータは図3のような構成のインタ 10 ーフェイスチップ16~18で受信され、MIDIチャ ンネルのチャンネル情報を持つデータは図4のような構 成のインターフェイスチップ16~18で受信されるよ うにすることは前述の通りである。

【0028】例えば、データRx11のヘッダ部に含ま れる情報によってインターフェイスチップ16がこのデ ータRx11を受信すべきことが指示されている場合 は、インターフェイスチップ16がこのデータRx11 を受信する。データR x 1 1 の受信が終了すると、バス 19を介してCPU11によってデータRxの読み込み 20 が行なわれ、そしてその再生処理が行われる。

【0029】なお、再生処理を行なう際に、各インター フェイスチップ16~18の受信バッファ33又は43 (図3又は図4) に格納されたデータを、各々個別に図 示しない再生手段に送るようにしてもよいし、該データ を選択的にあるいは自由に組み合わせてバッチ化して再 生手段に送るようにしてもよい。例えば、各インターフ ェイスチップ16~18が、それぞれディジタルオーデ ィオ信号の右チャンネル、左チャンネル、中央チャンネ ルに対応している場合、各インターフェイスチップ16 ~18に格納した右チャンネル、左チャンネル、中央チ ャンネルの各ディジタルオーディオデータを各々独立に 再生手段に送出するようにしてもよいし、あるいは、イ ンターフェイスチップ16,17に格納した右チャンネ ルと左チャンネルのディジタルオーディオデータを選択 的に組み合わせて再生手段に送出したり、あるいは各イ ンターフェイスチップ16~18に格納した全チャンネ ルのディジタルオーディオデータを組み合わせて再生手 段に送出するようにしてもよい。

【0030】なお、図1の例では、インターフェイス装 40 置は3個のインターフェイスチップのカスケード接続で 構成されている例が便宜上示されており、その場合は、 3 チャンネル分の送信用同期データパケットを送信する ことができるが、それ以上のチャンネル数の送信用同期 データパケットを送信することはできない。しかし、接 続するインターフェイスチップの数を必要な数だけ増加 することにより、必要なチャンネル数の送信用同期デー タパケットを送信することができるのは勿論である。例 えば、図2に示されたような8チャンネル分の送信用同

12

個のインターフェイスチップをカスケードに接続すれば よい。その場合、例えば、この8個のインスーフェイス チップのうち、最初の4個を図3に示すようなディジタ ルオーディオ信号の送受信に適したインターフェイスチ ップで構成し、残りの4個を図4に示すようなMIDI 信号の送受信に適したインターフェイスチップで構成す る、など様々な態様でインターフェイスチップを組み合 わせることができ、このように様々な組合せを適宜採用 することによりアプリケーションに応じて自由に送受信 のデータサイズを変更することができ、データ転送効率 を飛躍的に向上することが可能となる。また、図4で前 述した通り、MIDI信号の送受信に適したインターフ ェイスチップの送受信バッファの容量は比較的小さくて よい。勿論、図3に示されたようなインタフェイスチッ プを用いてMIDI信号の送受信を行なってもよい。

【0031】ところで、上述の実施の形態では、各イン ターフェイスチップの受信バッファ及び送信バッファが 1チャンネル分よりも大きい同期データパケットを送信 することができない場合を例に示したが、受信バッファ 32又は42及び送信バッファ34又は44の容量が複 数チャンネル分の同期データパケットをバッファ記憶す ることが可能であってもよく。その場合には、カスケー ド接続されるインターフェイスチップの数はチャンネル 数よりも少なくてもよいことになる。また、各インター フェイスチップは、必ずしも送受信兼用に構成されてい る必要はない。すなわち、送信専用ノードにおいては、 図3又は図4のインターフェイスチップにおいて受信バ ッファ33又は43とそれに関連する回路を省略しても よく、また、受信専用ノードにおいては、図3又は図4 のインターフェイスチップにおいて送信バッファ34又 は44とそれに関連する回路を省略してもよい。

[0032]

【発明の効果】この発明のインターフェイス装置によれ ば、アプリケーションに応じてバッファメモリの合計サ イズを自由に変更し、効率的にデータ転送を行うことが できるという優れた効果を有する。

【図面の簡単な説明】

【図1】 この発明に係るインターフェイス装置を内蔵 した送受信ノードの一例を示すプロック図である。

【図2】 図1の送受信ノード間で伝送されるデータの 構成例を示す図である。

【図3】 ディジタルオーディオ信号の送受信に適した インターフェイスチップの一例を示す図である。

【図4】 MIDI信号の送受信に適したインターフェ イスチップの一例を示す図である。

図1のインターフェイス装置の動作を説明す るためのタイミングチャート図である。


【符号の説明】

10…内部バス、11…CPU、12…ROM、13… 期データパケットを送信できるようにするためには、8 50 RAM、14…DMAC、15…チップ制御手段、16


~18…インターフェイスチップ、19…CPUバス、20…シリアルバス、31,41…取り込み制御回路、32,42…出力制御回路、33,43…アイソクロナ


ス受信バッファ、34,44アイソクロナス送信バッファ、35…DSP、45…パラレルーシリアル変換器、46…シリアルーパラレル変換器

【図1】




【図2】





【図5】



フロントページの続き

 (51) Int. Cl. 6
 識別記号
 F I

 H O 4 L 12/56
 H O 4 L 11/00
 3 2 0

 11/20
 1 0 2 B